[发明专利]互连及其形成方法

说明书

技术领域

本发明涉及超大规模集成(ULSI)微电子电路中被称为互连的互连结构的保护，所述超大规模集成微电子电路包括高速微处理器、专有集成电路、存储器装置和具有多层阻挡层(barrier layer)的相关电子结构。更具体而言，本发明涉及用于保护这样的ULSI微电子电路中的后段(BEOL)结构中的互连金属化(interconnect-metallization)的帽盖层的结构。

背景技术

在常规半导体器件中，一直采用铝和铝合金作为互连金属(metallurgy)，从而在所述器件的BEOL中提供往返于所述器件的电连接。尽管基于铝的材料在过去曾经是被用作金属互连的材料优选，但是随着半导体器件的电路密度和速度的提高以及器件规模的降低，铝已经不再满足要求。因而，目前正在采用铜作为铝的替代，因为与铝相比，其对电迁移故障的敏感度更低，并且其具有更低的电阻率。

尽管存在这些优点，但是存在一个显著的问题，即，随着加工步骤的继续，铜容易扩散到周围的电介质材料内。为了扼制铜扩散，可以采用保护阻挡层将铜互连隔离。这样的阻挡层包括沿铜互连的侧壁和底部的、由具有纯金属或合金形式的钽、钛或钨构成的导电扩散阻挡衬。在铜互连的顶表面上提供帽盖。这样的帽盖包括各种电介质材料，例如，氮化硅(Si₃N₄)“氮化物”。

上述利用铜金属化和帽盖层的常规BEOL互连包括下部衬底，所述下部衬底可以含有诸如晶体管的逻辑电路元件。层间(inter-level)电介质(ILD)层覆盖所述衬底。所述ILD层可以由二氧化硅(SiO₂)形成。但是，在高级的互连中，ILD层优选为低k聚合热固材料。可以在衬底和ILD层之间设置增粘剂(adhesion promoter)层。可选地在ILD层上设置氮化硅(Si₃N₄)“氮化物”层。所述氮化物层通常被称为硬掩模层或抛光停止层。在所述ILD层中嵌入至少一个导体。所述导体在高级互连中优选为铜，但是也可以是铝或其他导电材料。在所述导体为铜时，优选在ILD层和铜导体之间设置扩散阻挡衬。所述扩散阻挡衬通常由钽、钛、钨或者这些金属的氮化物构成。

往往通过化学机械抛光(CMP)步骤使导体的顶表面与硬掩模氮化物层的顶表面共平面。在所述导体和硬掩模氮化物层上设置通常也由氮化物构成的帽盖层。所述帽盖层起着扩散壁垒的作用，从而防止铜在接下来的加工步骤中从导体扩散到周围的电介质材料内。与等离子体增强(PE)CVD膜相比，诸如氮化物的高密度等离子体(HDP)化学气相淀积(CVD)膜提供了良好的电迁移保护，因为HDP CVD膜更易于阻止铜原子在帽盖层中沿互连表面移动。

但是，在常规HDP淀积过程中存在一个问题，在HDP CVD帽盖层内形成了一条缝(seam)，并且由于结构内的应力，经常在这条缝处发展成帽盖层中的裂纹(crack)。如果该裂纹在覆盖铜导体的帽盖层的一部分内扩大，那么铜导线可能易于暴露于湿气和其他的氧源。如果所述裂纹在覆盖ILD的帽盖层的一部分内扩大，那么铜导体可能暴露至通过ILD扩散的湿气。在后一种情况下，所述缝在利用二氧化硅作为ILD材料的互连中具有相对较弱的影响，因为湿气通过二氧化硅的扩散率非常低。但是，在利用低k聚合热固电介质材料的互连中，这条缝具有较大的影响，因为通过大多数旋涂和CVD低k材料的湿气扩散速率相对较高。此外，帽盖层内的任何裂纹都可能导致铜通过所述缝扩散到ILD中，从而导致在帽盖层下形成铜结(nodule)。这样的铜结可能导致由于相邻互连线之间的电流漏泄引起的短路。

另一个显著的缺陷发生在HDP CVD膜与低k电介质材料集成时。HDPCVD工艺的能量反应能够引起与低k材料的相互作用，或者引起低k材料内的相互作用，从而导致不希望的变化出现。利用PE CVD膜能够显著缓解低k电介质材料中的此类变化。此外，在典型的PE CVD膜中，在淀积过程中不形成缝。出于该原因，在较早的基本规则(ground-rule)器件中采用PECVD帽盖层覆盖铜互连。在更为高级的基本规则器件中，人们发现PE CVD膜不如通过诸如HDP CVD的其他淀积技术形成的帽盖层，因为其与铜表面的附着差。PE CVD可能在图案化的铜线上剥离并形成浮泡，特别是在后面的电介质淀积、金属化和化学机械抛光过程中。