[发明专利]使用张应力应变膜的SRAM器件

权利要求书

1.一种SRAM器件(50)，包括：

NFET(54)；

PFET(52)，其被电连接至所述NFET(54)并与所述NFET物理隔离，其中所述PFET(52)具有沟道区(62)、栅极区(64)、源极区(60)与漏极区(58)；以及

张应变应力膜(76)，其被设置在所述PFET(52)的所述栅极区(64)与至少部分的所述源极区(60)和所述漏极区(58)上，其中所述张应变应力膜(76)施加张应力至所述PFET的所述沟道区(62)上。

2.如权利要求1所述的SRAM器件，其中所述张应变应力膜(76)包括选自由氧化硅(SiO_x，其中0＜X)、氮化硅(SiN)、氧氮化硅(SiO_xN_y，其中0＜X且0＜Y)及其组合组成的组的材料。

3.如权利要求1所述的SRAM器件，其中所述张应变应力膜(76)的厚度介于所述PFET(52)的所述栅极区(64)的厚度的大约1/3至大约1/2的范围内。

4.如权利要求1所述的SRAM器件，其中所述张应变应力膜(76)的厚度介于大约40纳米至大约250纳米的范围内。

5.一种制造SRAM器件的单元(50)的方法，该方法包括下列步骤：

在衬底(56)的内部与上面制造NFET(54)；

在所述基片(56)的内部与上面形成具有栅极区(64)、源极区(60)与漏极区(58)的PFET(52)，使得在制造PFET(52)与所述NFET(54)后，所述PFET(52)与所述NFET(54)电连接并物理隔离；以及

在所述PFET(52)的所述栅极区(64)与至少部分的所述源极区(60)和所述漏极区(58)上沉积张应变应力膜(76)。

6.如权利要求5所述的方法，其中沉积张应变应力膜(76)的步骤包括沉积选自由氧化硅(SiO_x，其中0＜X)、氮化硅(SiN)、氧氮化硅(SiO_xN_y，其中0＜X且0＜Y)组成的组的材料。

7.如权利要求5所述的方法，其中所述沉积张应变应力膜(76)的步骤包括沉积所述张应变应力膜使其厚度介于所述PFET(52)的所述栅极区(64)的厚度的大约1/3至大约1/2的范围内。

8.如权利要求5所述的方法，其中沉积张应变应力膜(76)的步骤包括沉积所述张应变应力膜(76)使其厚度介于大约40纳米至大约250内米的范围内。

9.如权利要求5所述的方法，其中在所述PFET(52)的所述栅极区(64)与至少部分的所述源极区(60)和所述漏极区(58)上沉积张应变应力膜(76)的步骤包括使用具有大约400瓦或更低的高频射频等离子激发能量的PECVD沉积工艺沉积氮化硅层。

10.如权利要求6所述的方法，其中制造NFET(54)的步骤包括制造具有栅极区(64)、源极区(60)与漏极区(58)的所述NFET，并且其中在所述PFET(52)的所述栅极区(64)与至少部分的所述源极区(60)和所述漏极区(58)上沉积张应变应力膜(76)的步骤还包括在所述NFET(54)的所述栅极区(64)与至少部分的所述源极区(60)和所述漏极区(58)上沉积所述张应变应力膜(76)的步骤。